NVC code coverage report

Instance: CTU_CAN_FD_TB.TB_TOP_CTU_CAN_FD.CTU_CAN_FD_VIP_INST.FEATURE_TEST_AGENT_GEN.FEATURE_TEST_AGENT_INST.TEST_NODE_INST.MEMORY_REGISTERS_INST.CONTROL_REGISTERS_REG_MAP_COMP.ADDRESS_DECODER_CONTROL_REGISTERS_COMP

File:  /__w/ctu-can-regression/ctu-can-regression/src/memory_registers/generated/address_decoder.vhd

Sub-instances:

Instance Statement Branch Toggle Expression FSM state Functional Average
ADDR_DEC_GEN(0) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(1) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(2) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(3) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(4) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(5) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(6) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(7) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(8) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(9) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(10) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(11) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(12) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(13) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(14) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(15) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(16) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(17) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(18) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(19) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(20) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(21) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(22) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(23) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(24) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(25) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(26) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(27) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(28) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(29) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(30) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(31) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(32) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(33) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(34) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(35) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(36) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(37) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_GEN(38) N.A. N.A. N.A. N.A. N.A. N.A. N.A.
ADDR_DEC_REG_FALSE_GEN N.A. N.A. N.A. N.A. N.A. N.A. N.A.

Current Instance:

Instance Statement Branch Toggle Expression FSM state Functional Average
CTU_CAN_FD_TB.TB_TOP_CTU_CAN_FD.CTU_CAN_FD_VIP_INST.FEATURE_TEST_AGENT_GEN.FEATURE_TEST_AGENT_INST.TEST_NODE_INST.MEMORY_REGISTERS_INST.CONTROL_REGISTERS_REG_MAP_COMP.ADDRESS_DECODER_CONTROL_REGISTERS_COMP N.A. N.A. N.A. N.A. N.A. N.A. N.A.

Details:

The limit of printed items was reached (5000). Total 261615 items are not displayed.

Uncovered statements:

Excluded statements:

Covered statements:

Uncovered branches:

Excluded branches:

Covered branches:

Uncovered toggles:

Excluded toggles:

Covered toggles:

Uncovered expressions:

Excluded expressions:

Covered expressions:

Uncovered FSM states:

Excluded FSM states:

Covered FSM states:

Uncovered functional coverage:

Excluded functional coverage:

Covered functional coverage: